# 공개특허 제1998-60577호(1998.10.07) 1부.

[첨부그림 1]

**특1998-060577** 

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl." G1 IC 11/24	(11) 중개인호 국1996-106677 (43) 공개일자 1998년10월07일
(21) 출원번호	<b>粤1996-079939</b>
(22) 출원일자	1996년 12월 31일
(71) 출원인	현대전자산업 주식회사 김영환
	경기도 이천시 부발읍 아미리 산 136-1
(72) 발명자	이중섭
	경기도 광주군 광주읍 송정!리 108-25
(74) 대리인	이권회, 이정훈
실사경구 : 얼음	
(54) 시간지연회로	

## 23

본 발명은 인버터 체인의 임계경로에 모스 캐패시터를 가진 시간지연회로에 관한 것으로, 입력라인 및 출력라인 사이에 적어도 2개 이상 직렬접속된 인버터들과, 소오스와 드레인이 상기 홍수번째 인버터의 출력 단자에 공통으로 접속되고 게이트가 접지 전압에 각각 연결된 모스 캐패시터들을 구비하며 인버터 체인의 임계경로에 접속된 모스 캐패시터를 촉적 영역에서만 동작하도록 합으로써, 중래의 회로보다 시간지연특 성을 향상시키는 효과가 있다.

#### 445

<u>52</u>

## **Bar**a

# 도면의 간단한 설명

도 1은 종래의 모스 캐패시터를 가진 시간지연회로도.

도 2는 본 발명의 실시예에 따른 모스 캐패시터를 가진 시간지연회로의 회로도.

도 3은 본 발명에 따른 실시에에 따른 시뮬레이션 결과를 나타낸 그래프도.

**\***도면의 주요 부분에 대한 부호의 설명**\*** 

ø IN1, ø IN2 : 입력 신호 ø OUT1, ø OUT2 : 출력신호 INV11~ INV2N : 인버터 CAP11~ CAP2M : 캐패시터

## 발명의 상세한 설명

# 발명의 목적

# 발명이 속하는 기술 및 그 분야의 중래기술

본 법명은 인버터 체인(inverter)의 임계경로에 모스 캐패시터를 가진 시간지연회로에 관한 것으로, 특히 상기 모스 캐패시터가 축적 영역(Accumulate Region)에서만 동작하도록 하며 시간지연특성을 향상시킨 시 간지연회로에 관한 것이다.

종래의 모스(MOS) 캐패시터(Capactitor)를 가진 시간지연회로는 도 1에 도시된 바와 같이, 입력단자(øINI)와 출력 단자(øOUT1) 사이에 N개로 직렬접속된 인버터들(INV11~INVIN)과, 홍수번째 인 버터(INV11, INV13,…)의 출력단자에 게이트(Bate)가 각각 접속되고 소오스(Source)와 드레인(Drain)이 공통으로 접지 전압(Vss)에 각각 연결된 모스(MOS) 캐패시터들(CAP11~CAP1M)로 구성되어 있다.

상기 인배터 체인(Inverter Chain, INVII)~ INVIN)은 통상적으로 두개의 C-모스형 트랜지스터로 구성되어 지며 입력 신호를 완송하는 배퍼(buffer)로서 동작한다. 그리고, 상기 시간지연회로는 기본적으로 인배터 체인(INVII 내지 INVIN)의 P-모스와 N-모스 트랜지스터의 폭(Width: W)과 길마(Length: L)의 비 즉, 짜/Lp, 짜/Lp리 로직(Logic)을 미용하여 부가적으로 모스 캐패시터(Cap II 내지 CapIN)를 인배터 체인(Inverter Chain)에 포함시켜 임계경로(Critical Path)의 로드(Load)로 작용하게 함으로써 입력 신호(♥ inI)에 적당한 지연시간을 가진 출력신호(♥ out1)를 출력하게 된다.

그런데, 도 1에서 도시한 인버터 체인(inv11 내지 invIN)에 부가된 모스 캐패시터(Cap11 내지 Cap10)는 게미트가 인버터 체인(inv11 내지 invIN)의 임계경로(Critical Path)에 접속되고 소오스와 드레인이 공통 اح منا

每1998-060577

으로 접지 전압(Vss)에 연결되어 있어서 게이트 전압의 변화에 (나라 캐패시터의 값이 변하게 되어 지연시 간(Delay Time)이 일정하지가 못하다. 즉 게이트 전압이 변하면 캐패시터의 값이 축적 영역(Accumulate Region), 공핍 영역(Depletion Region), 반전 영역(Inversion Resion)으로 변하므로 지연시간이 일정하지 못하고 시간에 (나라 변하는 문제점이 있었다.

### 监督的 的拿고자하는 기술적 承재

따라서 본 발명의 목적은 인버터 체인의 암계경로에 접속된 모스 캐패시터를 촉적 영역에서만 동작하도록 합으로써, 종래의 회로보다 시간지연특성을 향상시킨 시간지연회로를 제공하는데에 있다.

상기 목적을 달성하기 위하여, 본 발명의 시간지연회로는 입력라인 및 출력라인 사이에 적어도 2개 이상 직렬접속된 인버터들과, 소오스와 드레인이 상기 홍수번째 안버터의 출력단자에 공통으로 접속되고 게이 트가 접지 전압에 각각 연결된 모스 캐패시터들을 구비하였다.

# 발명의 구성 및 작용

이하, 본 발명의 실시예에 따른 모스 캐패시터를 가진 시간지연회로를 첨부한 도면을 참조하여 더 상세히 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 모스 캐페시터를 가진 시간지연회로도로서, 입력라인(øIN2) 및 출력라인(øOUT2) 사이에 적어도 2개 미상 작렬접속된 인버터들(INV2)~INV2N)과, 소오스와 드레인미 상기 홍수 번째 인버터(INV21, INV23, …)의 출력단자에 공통으로 접속되고 게이트가 접지 전압(Vss)에 각각 연결된 모스 캐패시터들(CAP21~CAP2M)으로 구성된다.

상기 모스 캐패시터(CAP21~CAP2M)는 게이트가 점지 전압(Vss)에, 소오스와 드레인은 서로 접속되어 임계경로에 접속되어 있으므로, 소오스와 드레인의 전압이 변함에 따라 임계경로의 지연시간의 차이가 발생하게 된다.

도 1에 도시된 중래의 모스 캐패시터(CAPI1~CAPIM)는 캐패시던스가 게이트의 전압이 변함에 따라 축적 영역, 공핍 영역, 반전 영역으로 변하는 것에 반해, 도 2에 도시한 본 발명의 모스 캐패시터(CAP21~CAP2M)는 소오스와 드레인의 전압이 변함에 따라 촉적 영역에서의 캐패시턴스가 사용하 는 것으로 캐패시턴스의 변화량이 없고 임계경로의 지연시간이 종래의 회로보다 길어진다.

#### 黑罗马 直通

상기한 바와 같이, 본 발명의 모스 캐패시터를 이용한 시간지연회로는 종래의 회로와 비교하여 시뮬레이 션을 해본 결과 도 3에 도시한 비와같이 중래 회로의 출력단자인 woutl과 본 발명의 출력단자인 wout2 의 시간지연특성을 비교해보았을 때 본 발명의 시간지연특성이 0.1ns~0.2ns정도 좋았다. 본 발명은 소오 스 및 드레인을 인버터 체인의 임계경로에 접속하고 게이트를 그라운드에 접속하며 모스 캐패시터의 캐패 시턴스가 항상 축적 영역으로 동작하도록하여 동일 면적당 캐패시턴스를 크게할 수 있는 효과가 있다.

## (57) 경구의 범위

청구항 1. 반도체 소자의 모스 캐패시터를 가진 시간지연회로에 있어서,

입력라인 및 출력라인 사이에 적어도 2개 이상 직렬접속된 인버터들과,

소오스와 드레인이 상기 홍수번째 인버터의 출력단자에 공통으로 접속되고 게이트가 접지 전압에 각각 연결된 모스 캐패시터들을 구비한 것을 특징으로 하는 시간지연회로.

청구함 2. 제1항에 있어서,

상기 모스 캐패시터는 항상 축적 영역에서만 동작되어 캐패시턴스를 크게 갖는 것을 특징으로 하는 시간 지연회로.


<u>se</u>

*도朗* 1


[첨부그림 1]

툑1998-060577

<u> 582</u>



*⊊£*3



3–3